PAT-NO:

JP02001015479A

DOCUMENT-IDENTIFIER:

JP 2001015479 A

TITLE:

METHOD OF MANUFACTURING SEMICONDUCTOR

PUBN-DATE:

January 19, 2001

INVENTOR-INFORMATION:

NAME COUNTRY OIWA, NORIHISA N/A N/A SETA, SHOJI HAYASAKA, NOBUO N/AOKUMURA, KATSUYA N/AKOJIMA, AKIHIRO N/A ABE, JUNKO N/A N/A AZUMA, TSUKASA ICHINOSE, HIDEO N/AN/A MIZUSHIMA, ICHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP N/A

APPL-NO:

JP11183908

APPL-DATE:

June 29, 1999

INT-CL (IPC): H01L021/306, H01L021/3065

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device, without etching a silicon substrate when eliminating a mask layer, even if the ground of a film to be machined is a silicon substrate.

SOLUTION: A WO3 film 13 is formed on a silicon oxide film 12 formed on a

silicon substrate 11. Then, after an Al2O3 film 14 is deposited on the entire surface, and an organic antireflection film 15 is applied and fired successively, a resist pattern 16 with a prescribed pattern is formed (a). The organic antireflection film 15 is etched by RIE treatment, and the Al2O3 film 14 is etched by the RIE treatment (b). The WO3 film 13 is etched by the RIE treatment, and the upper surface of the silicon oxide film 12 is made to be exposed (c). The silicon oxide film 12 is etched by the RIE treatment, and the silicon substrate 11 is made to be exposed (d). By performing dipping into hot water at 60°C, the WO3 film 13 is dissolved, and at the same time the Al2O3 film 14 is lifted off (e).

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-15479 (P2001-15479A)

(43)公開日 平成13年1月19日(2001.1.19)

(51) Int.Cl.'

識別記号

FΙ

テーマコート*(参考)

H01L 21/306

21/3065

H01L 21/306

D 5F004

21/302

J 5F043

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願番号

特顯平11-183908

(22)出顧日

平成11年6月29日(1999.6.29)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 大岩 徳久

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 瀬田 渉二

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】被加工膜の下地がシリコン基板であっても、マ スク層の除去時にシリコン基板をエッチングしない。

【解決手段】シリコン基板11上に形成されたシリコン酸化膜12上にWO3 膜13を形成する。そして、全面にA12O3膜14の堆積,有機反射防止膜15の塗布焼成を順次行った後、所定パターンのレジストパターン16を形成する((a))。RIE処理による有機反射防止膜15のエッチング、RIE処理によるA12O3膜14のエッチングを行う((b))。RIE処理によりWO3 膜13をエッチングし、シリコン酸化膜12の上面を露出させる((c))。RIE処理によりシリコン酸化膜12をエッチングし、シリコン基板11を露出させる((d))。60℃の温水に浸漬することにより、WO3 膜13を溶解する共に、A12O3膜14をリフトオフする((e))。



【特許請求の範囲】

【請求項1】半導体基板上に形成された被処理膜上に、 溶解液に可溶な可溶性薄膜を形成する工程と、

1

前記可溶性薄膜上に、マスク層を形成する工程と、

前記マスク層上に所望のパターンのレジストパターンを 形成する工程と

前記レジストパターンの上面をエッチングしつつ、前記 マスク層に該レジストパターンのパターンを転写する工 程と、

残存する前記レジストパターン又は前記マスク層の上面 10 をエッチングしつつ、前記可溶性薄膜及び被処理基板に前記レジストパターン及びマスク層のパターンを転写する工程と、

前記溶解液を用いて前記可溶性薄膜を除去すると共に、 前記マスク層をリフトオフする工程とを含むことを特徴 とする半導体装置の製造方法。

【請求項2】半導体基板上に形成された被処理膜上に、 溶解液に可溶な可溶性薄膜を形成する工程と、

前記可溶性薄膜上に、所望のパターンと反転するパター ンを有する反転マスク層を形成する工程と、

前記半導体基板上に、前記反転マスク層を覆うようにマスク層を堆積した後、エッチバックして前記反転マスク層の上面を露出させる工程と、

前記反転マスク層を除去し、前記被処理膜上に所望のパターンを有するマスク層を残置させる工程と、

前記マスク層をマスクに前記可溶性薄膜及び被処理膜を エッチングし、該可溶性薄膜及び被処理膜に前記マスク 層のパターンを転写する工程と、

前記溶解液を用いて前記可溶性薄膜を除去すると共に、 前記マスク層をリフトオフする工程とを含むことを特徴 30 とする半導体装置の製造方法。

【請求項3】半導体基板上に形成された絶縁膜上に、溶解液に可溶な可溶性薄膜を形成する工程と、

前記可溶性薄膜上に所望のパターンを有するレジストパターンを形成する工程と、

前記レジストパターンをマスクに、前記可溶性薄膜をエッチングして、配線溝を形成する工程と、

前記レジストパターンを除去する工程と、

前記配線溝に配線を埋め込み形成する工程と、

前記可溶性薄膜及び前記配線上に絶縁膜を形成する工程 40 レ

前記絶縁膜の所定位置に前記前記可溶性薄膜が露出する 窓を形成する工程と、

前記溶解液を用いて前記可溶性薄膜を溶解除去する工程 とを含むことを特徴とする半導体装置の製造方法。

【請求項4】前記可溶性薄膜が、タングステン酸化物、アルミ酸化物、チタン酸化物、或いはチタン窒化物であることを特徴とする請求項1~3の何れかに記載の半導体装置の製造方法。

【請求項5】半導体基板上に有機成分を含む有機珪素化 50 ローアッシングやO2 プラズマアッシングでレジストの

合物膜を形成する工程と、

前記有機珪素化合物膜上に、シリコン酸化膜を形成する 工程と、

前記前記シリコン酸化膜上に、所望のパターンを有する レジストパターンを形成する工程と、

前記レジストパターンをマスクに前記シリコン酸化膜及び有機SOG膜をエッチングして、該シリコン酸化膜及び有機珪素化合物膜に該レジストパターンのパターンを転写する工程と、

の 前記溶解液を用いて前記シリコン酸化膜を除去すると共に、前記レジストパターンをリフトオフする工程とを含むことを特徴とする半導体装置の製造方法。

【請求項6】前記シリコン酸化膜は、有機珪素化合物膜の表面に活性化された酸素を含むガスを供給して形成することを特徴とする請求項5に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、被処理膜に所定の 20 パターンを形成する半導体装置の製造方法に関する。

[0002]

【従来の技術】従来、半導体装置の製造工程において、 シリコン基板上に形成されたシリコン酸化膜等の薄膜上 にレジストの塗布、露光、現像を行って所望のレジスト パターンを形成し、このレジストパターンをエッチング マスクとして該シリコン基板或いは基板上の薄膜をエッ チングし、その後レジストをアッシング除去する工程が 用いられている。

【0003】デバイスの高集積化に伴うパターンの微細化のため、パターン形成プロセスのマージンが狭くなったため、露光光の短波長化や基板からの反射光の影響を低減する反射防止膜の利用、レジスト膜厚の薄膜化などの手法が使われるようになった。

【0004】しかしながら、パターン寸法が0.2μmを下回るようになると、0.2μm程度までレジスト膜厚を薄くすることが必要になる。そのため、エッチング深さが1μm以上となるコンタクトホールなどのRIE工程では、エッチングマスクとして使用されるレジストの膜厚が足りずエッチングすることができなくなる問題が発生する。

【0005】シリコン酸化膜の加工では、エッチング選択比のとれるポリシリコン薄膜をシリコン酸化膜上に形成し、レジストパターンをポリシリコンに一端転写し、ポリシリコンをエッチングマスクにコンタクトホールの形成が行われている。しかし、ホール形成後にエッチングマスクを除去する際、ホール底部のシリコン基板がエッチングされるという問題があった。

【0006】また、層間絶縁膜として良く用いられる有機SOGのRIEを行った後に、CF4/O2ダウンフローアッシングやO2プラブフアッシングでレジストの

剥離を行うと、レジストが除去されると同時に、有機S OGに含有される有機成分が酸素ラジカルと反応して有 機SOGから有機成分が揮発し、有機SOGの組成が変 化し誘電率εが大きくなると言う問題があった。

【0007】ところで、上層と下層との配線の寄生容量 を低減するために、層間絶縁膜が形成されない空中配線 構造が提案されている。空中配線構造は、スパッタリン グC膜を配線材料を埋め込むダミー膜とし、ダマシンプ ロセスを用いて形成される。C膜への配線溝の形成は、 C膜上に形成されたSiO2 膜上に所望のレジスト配線 10 パターンを形成した後、レジストをエッチングマスクに C膜をRIE加工して行われる。配線の形成は、配線材 料を形成した後、CMPにより配線が形成される。配線 の形成後、O2 アッシングプロセスで生成されるSiO 2 膜を通過する酸素ラジカルによりC膜を除去し、空中 配線が形成される。しかし、従来の製造工程では、Si O2 膜を通してアッシングするためC膜の除去に時間が かかるという問題があった。

[0008]

【発明が解決しようとする課題】レジスト膜厚の薄膜化 20 に伴い、ポリシリコンをエッチングマスクとして用いる と、被加工膜の下地がシリコン基板であった場合に、ポ リシリコンを除去する際にシリコン基板までエッチング されるという問題があった。

【0009】また、CF4 /O2 ダウンフローアッシン グやO2 プラズマアッシングにより層間絶縁膜上のレジ スト膜の除去処理を行うと、酸素ラジカルと反応して絶 縁膜中の有機成分が除去され、誘電率が大きくなるとい う問題点があった。

【0010】また、従来のダミー膜としてC膜を用いた 30 空中配線構造では、C膜の除去に時間がかかり、スルー プットが悪いという問題があった。

【0011】本発明の目的は、被加工膜の下地がシリコ ン基板であっても、マスク層の除去時にシリコン基板を エッチングすることがない半導体装置の製造方法を提供 することにある。

【0012】また、本発明の別の目的は、有機成分を有 機絶縁膜上のマスクパターンを除去する際に、有機絶縁 膜中の組成成分を変化させることがなく、誘電率の増加 3.

【0013】また、本発明の別の目的は、空中配線構造 を形成する際、ダミー膜の除去を短時間に行うことがで き、スループットの改善を図り得る半導体装置の製造方 法を提供することにある.

[0014]

【課題を解決するための手段】 [構成] 本発明は、上記 目的を達成するために以下のように構成されている。

【0015】(1)本発明(請求項1)の半導体装置の 製造方法は、半導体基板上に形成された被処理膜上に、

溶解液に可溶な可溶性薄膜を形成する工程と、前記可溶 性薄膜上に、薄膜を形成する工程と、前記薄膜上に所望 のパターンのレジストパターンを形成する工程と、前記 レジストパターンの上面をエッチングしつつ、前記薄膜 に該レジストパターンのパターンを転写する工程と、残 存する前記レジストパターン又は前記薄膜の上面をエッ チングしつつ、前記可溶性薄膜及び被処理基板に前記レ ジストパターン及び薄膜のパターンを転写する工程と、 前記溶解液を用いて前記可溶性薄膜を除去すると共に、

前記薄膜をリフトオフする工程とを含むことを特徴とす

【0016】(2)本発明(請求項2)の半導体装置の 製造方法は、半導体基板上に形成された被処理膜上に、 溶解液に可溶な可溶性薄膜を形成する工程と、前記可溶 性薄膜上に、所望のパターンと反転するパターンを有す る第1の薄膜を形成する工程と、前記半導体基板上に、 第1の薄膜を覆うように第2の薄膜を堆積した後、 エッ チバックして第1の薄膜の上面を露出させる工程と、第 1の薄膜を除去し、所望のパターンを有する第2の薄膜 を形成する工程と、第2の薄膜をマスクに前記可溶性薄 膜及び被処理膜をエッチングし、該可溶性薄膜及び被処 理膜に第2の薄膜のパターンを転写する工程と、前記溶 解液を用いて前記可溶性薄膜を除去すると共に、第2の 薄膜をリフトオフする工程とを含むことを特徴とする。 【0017】(3)本発明(請求項3)の半導体装置の 製造方法は、半導体基板上に形成された絶縁膜上に、溶 解液に可溶な可溶性薄膜を形成する工程と、前記可溶性

薄膜上に所望のパターンを有するレジストパターンを形 成する工程と、前記レジストパターンをマスクに、前記 可溶性薄膜をエッチングして、配線溝を形成する工程 と、前記レジストパターンを除去する工程と、前記配線 溝に配線を埋め込み形成する工程と、前記可溶性薄膜及 び前記配線上に絶縁膜を形成する工程と、前記絶縁膜の 所定位置に前記前記可溶性薄膜が露出する窓を形成する 工程と、前記溶解液を用いて前記可溶性薄膜を溶解除去 する工程とを含むことを特徴とする。

【0018】本発明(請求項1~3)の好ましい実施態 様を以下に記す。

【0019】前記可溶性薄膜が、タングステン酸化物, を抑制し得る半導体装置の製造方法を提供することにあ 40 アルミ酸化物,チタン酸化物,或いはチタン窒化物であ ること。前記マスク層がSi,W,Al,Ni,Ti, Caを主成分とする金属、或いはアルミ酸化物、ニッケ ル酸化物、チタン酸化物、カルシウム弗化物を含むこ

> 【0020】(4)本発明(請求項5)の半導体装置の 製造方法は、半導体基板上に有機成分を含む有機SOG 膜を形成する工程と、前記有機SOG膜上に、シリコン 酸化膜を形成する工程と、前記前記シリコン酸化膜上 に、所望のパターンを有するレジストパターンを形成す 50 る工程と、前記レジストパターンをマスクに前記シリコ

ン酸化膜及び有機SOG膜をエッチングして、該シリコン酸化膜及び有機SOG膜に該レジストパターンのパターンを転写する工程と、溶解液を用いて前記シリコン酸化膜を除去すると共に、前記レジストパターンをリフトオフする工程とを含むことを特徴とする。前記シリコン酸化膜は、有機SOG膜の表面に活性化された酸素を含むガスを供給して形成することが好ましい。また、解液が希弗酸であることが好ましい。

【0021】 [作用] 本発明は、上記構成によって以下の作用・効果を有する。

【0022】被処理膜上に、溶解液に溶解する溶解性薄膜及びマスク層及び所望のパターンを有するパターンを順次形成し、マスク層及び溶解性薄膜及び被処理膜のエッチングを順次行うことによって、たとえ溶解性薄膜又は被処理膜中にレジストパターンが無くなっても、マスク層が存在するので被処理膜のエッチングを行うことができ、微細加工が可能となる。

【0023】また、溶解性薄膜上に所望のパターンと反転したパターンを有する反転パターン層を形成し、反転パターン内にマスク材を埋め込み形成した後、反転パタ 20 ーン層を除去することによっても、所望のパターンを有するマスク層を形成することができ、上記と同様に微細加工をを行うことができる。

【0024】そして、マスク層は溶解性薄膜上に形成されているので、溶解性薄膜を溶液を用いて除去することによって、マスク層がリフトオフされるので、容易にマスク層の除去を行うことができる。また、被処理薄膜の下地がシリコン基板であっても、マスク層を除去する際に下地のシリコン基板がエッチングされることがない。

【0025】溶解成膜を用いたダマシン配線を形成し、 配線形成後、溶解性薄膜を溶解除去して配線を空洞化す ることが可能となり、空中配線構造を容易に形成するこ とができる。

【0026】有機SOG膜上にシリコン酸化膜を形成し、シリコン酸化膜上にレジストパターンの形成を行った後に、シリコン酸化膜及び有機SOG膜のエッチングを行い、シリコン酸化膜を溶解除去してレジストパターンをリフトオフすることで、レジストパターンを除去する際に有機SOG膜の表面を活性な酸素にさらすことがないので、有機成分の除去による誘電率の増大を防止す 40 ることができる。

[0027]

【発明の実施の形態】本発明の実施の形態を以下に図面を参照して説明する。

【0028】[第1実施形態]本実施形態では、0.3 μm以下の膜厚のレジストを用いてコンタクトホール等 の加工を可能とする製造工程について説明する。

【0029】図1は、本発明の第1実施形態に係わる半 導体装置の製造工程を示す工程断面図である。

【0030】先ず、シリコン基板11上に形成された膜 50 イドロオキサイド) 水溶液に対して470Å/minの

厚1μm以上のシリコン酸化膜(被処理膜)12上に膜厚100nmのWO3 膜(可溶性薄膜)13を塗布焼成して形成する。そして、全面にスパッタ法によるA12 O3膜(マスク層)14の堆積,膜厚60nmの有機反射防止膜15の塗布焼成を順次行った後、リソグラフィ技術を用いて膜厚200nmの所定パターンのレジストパターン16を形成する。

【0031】次いで、図1(b)に示すように、O2ガスを用いたRIE処理による有機反射防止膜15のエッ10 チング、C12/BC13混合ガスを用いたRIE処理によるA12O3膜14のエッチングを行う。A12O3膜14のエッチングの後、残存するレジストパターン16の膜厚は50nmであった。

【0032】次いで、図1(c)に示すように、CF4/Ar/O2 混合ガスを用いたRIE処理によりWO3 膜13をエッチングし、シリコン酸化膜12の上面を露出させる。なお、WO3 膜13のエッチング工程の後、レジストパターン16及び有機反射防止膜15は全てエッチング除去されていた。

【0033】次いで、図1 (d)に示すように、C4F8/CO/Ar/O2 混合ガスを用いたRIE処理によりシリコン酸化膜12をエッチングし、シリコン基板11を露出させる。Al2O3のシリコン酸化膜に対するRIE選択比は20以上有り、膜厚100nmのAl2O3膜14で深さ1μmのコンタクトホールを形成することが可能である。

【0034】次いで、図1(e)に示すように、60℃の温水に浸漬することにより、WO3 膜13を溶解する。この溶解工程時に、WO3 膜13上のA12O3膜1304もリフトオフされ、シリコン酸化膜12上に形成されたA12O3膜14は除去された。しかも、エッチングマスクとしてポリシリコンを用いていないので、コンタクトホール底部のシリコン基板11は勿論、シリコン酸化膜12もほとんどエッチングされず寸法変換差も発生していなかった。

【0035】以上説明したように、被加工膜とレジスト層との間に積層膜を形成し、レジストパターンの形成工程で必要な基板からの低い光反射特性と、RIE工程で必要なマスク特性と、RIEマスク剥離特性とをそれぞれ別な膜に分割して持たせることで、レジストの膜厚が200nmであっても深さ1μmのコンタクトホールを加工することが可能となる。

【0036】なお、WO3 膜の溶解するのに60℃の温水を用いたが、必ずしも温水である必要はなく、定温の水であっても良い。また、WO3 膜以外にも、タングステン酸化物、アルミ酸化物、チタン酸化物或いはチタン窒化物が温水やアルカリ性溶液に対して溶解するので、これらの物質を用いることができる。例えば、A12O3膜は0.08%TMAH(テトラメチルアンモニウムハイドロオキサイド)水溶液に対して470Å/minの

20

エッチング速度で溶解し、SiはO.08%TMAH水 溶液に対して数A/minのエッチングレートで溶解す る。従って、Al2O3膜を溶解させる際にSiがほとん どエッチングされないのでA 12O3膜を用いることがで

【0037】また、マスクとなる薄膜としてAl2O3膜 を用いたが、エッチングガスとしてフッ素を含むガスを 用いた際に、蒸気圧が5~10Torr以下の弗化物を 生成する金属,金属酸化物或いは金属弗化物を含む薄膜 であれば用いることができる。生成される弗化物の蒸気 10 圧が5~10Torr以下であれば、充分エッチングす ることができる。例えば、Si, W, Al, Ni, Ti 或いはCaを主成分とする金属、又はアルミ酸化物、ニ ッケル酸化物Ti酸化物或いはカルシウム弗化物を用い ることができる。

【0038】[第2実施形態]次に、本実施形態では、 第1実施形態と異なる手法を用いて溶解性薄膜上に所定 のパターンを形成する方法について説明する。

【0039】図2は、本発明の第2実施形態に係わる半 導体装置の製造工程を示す工程断面図である。

【0040】先ず、図2(a)に示すように、シリコン 基板11上に形成された膜厚1µmのシリコン酸化膜1 2上に、膜厚100nmのWO3 膜13の塗布焼成、膜 厚200nmのSOG膜21の塗布焼成を順次行う。次 に、SOG膜21上に反射防止膜15を形成した後、膜 厚200nmのレジストパターン22を形成する。

【0041】次いで、図2(b)に示すように、レジス トパターン22をエッチングマスクに、反射防止膜1 5, SOG膜21及びWO3 膜13を順次RIE処理し た後、レジストパターン22をO2 アッシングにより除 30 去する。

【0042】次いで、図2(c)に示すように、全面に Al₂O₃膜23を塗布焼成した後、CMP法によりAl 2O3膜23の上面を平坦化して、SOG膜21を露出さ せる。

【0043】次いで、図2(d)に示すように、フッ酸 処理によりSOG膜21を除去し、レジストパターンと 反転したパターンを有するA 12O3膜23を形成する。 次いで、図2(e)に示すように、CF4/Ar/O2 混合ガスを用いたRIE処理により、WO3 膜13をエ 40 ッチング処理する。

【0044】次いで、図2(f)に示すように、C4F8 /CO/Ar/Oz 混合ガスを用いたRIE処理によ り、シリコン酸化膜12を加工し、コンタクトホールを 形成する。

【0045】次いで、図2 (g) に示すように、シリコ ン基板11を60℃の温水に浸漬し、WO3 膜13を溶 解除去すると共に、A 12O3膜23をリフトオフする。 【0046】また、異なる製造方法について説明する。 先ず、図3(a)に示すように、シリコン基板11上に 50 ダウンフローアッシングやO3 ガスの照射によっても形

形成された膜厚1μmのシリコン酸化膜12上に、膜厚 100nmのWO3 膜13の塗布焼成、膜厚200nm のレジストパターン22の形成を順次行う。

【0047】次いで、図3 (b) に示すように、A12 Os膜23を塗布焼成した後、CMP法によりA12Os 膜23をエッチバックしてレジストパターン22の上面 を露出させる。

【0048】次いで、図3 (c)に示すように、現像液 処理でレジストパターン22を除去し、レジストパター ン22と反転したパターンを有するA12O3膜23をW O3膜13上に残置させる。

【0049】次いで、図3 (d) に示すように、CF4 /Ar/O₂ 混合ガスを用いたRIE処理によりWO₃ 膜13をエッチングする。 次いで、 図3 (e) に示すよ うに、C4F8/CO/Ar/O2 ガスを用いた処理によ りシリコン酸化膜12をエッチング加工し、シリコン基 板11を露出させる。次いで、図3 (f) に示すよう に、基板を60℃の温水に浸漬し、WO3 膜13を溶解 除去すると共に、Al2O3膜23をリフトオフする。

【0050】[第3実施形態]本実施形態では、有機S OG膜表面の誘電率を変化させることなく有機SOG膜 上のレジストパターンを除去する発明について説明す

【0051】図4は、本発明の第3実施形態に係わる半 導体装置の製造工程を示す工程断面図である。

【0052】先ず、図4(a)に示すように、シリコン 基板11上に有機成分を例えば20wt%含んだ有機S OG膜41、例えばメチルシロキサンを形成する。次い で、図4(b)に示すように、O2 プラズマ処理によ り、有機SOG膜41表面の有機成分を除去して、膜厚 40 nmのシリコン酸化膜42を形成する。

【0053】次いで、図4 (c)に示すように、シリコ ン酸化膜42上に所定パターンのレジストパターン43 を形成する。次いで図4 (d)に示すように、CF4 / CHF3 混合ガスを用いたRIE処理により、シリコン 酸化膜42及び有機SOG膜41をエッチングする。

【0054】次いで、図4(e)に示すように、基板を 希弗酸に浸漬し、有機SOG膜41上のシリコン酸化膜 42を溶解除去すると共に、シリコン酸化膜42上のレ ジストパターン43をリフトオフする。この時、有機S OG膜41は希弗酸によりほとんどエッチングされなか

【0055】本実施形態によれば、レジストの〇zアッ シング処理によるレジストパターンの除去処理をせず に、リフトオフによりレジストパターンの除去処理を行 っているため、有機成分の除去により有機SOGの組成 が変化して誘電率εが大きくなる事がない。

【0056】なお、有機SOG膜上にシリコン酸化膜を 形成する際、O2 プラズマ照射に限らず、CF4 /O2

成することができる。また、SOG膜以外にも、CVD 法等で形成される有機珪素化合物に対しても本発明を適 用することができる。

【0057】[第4実施形態]本実施形態では、空中配 線構造を容易に形成し得る半導体装置の製造工程につい て図5を参照して説明する。図5は、本発明の第4実施 形態に係わる半導体装置の製造工程を示す工程断面図で ある。

【0058】 先ず、図5(a)に示すように、下層配線 52が形成された絶縁膜51上に膜厚300nmのWO 10 3 膜53を堆積する。そして、WO3 膜53上に上層配 線が形成される溝を形成するためのレジストパターン5 4を形成する。

【0059】次いで、図5 (b) に示すように、CF4 /Ar/O₂ 混合ガスを用いたRIE処理により、WO 3 膜53をエッチングし、後に上層配線が埋め込み形成 される配線溝を形成する。

【0060】次いで、O2 アッシングによりレジスト5 4を除去した後、下層配線52に接続するヴィアホール を形成するための図示されないレジストパターンを形成 20 する。そして、図5 (c) に示すように、、WO3 膜5 3のエッチングを行いヴィアホールを形成して、レジス トパターンをO2 アッシングにより除去する。

【0061】。次いで、図5 (d) に示すように、全面 にスパッタ法によりA1膜を堆積した後、CMP処理に よりAI膜の表面をエッチバックしてWO3膜53の表 面を露出させ、前記ヴィアホール及び配線溝にプラグ電 極55及び上層配線56を埋め込み形成する。

【0062】次いで、図5 (e)に示すように、膜厚2 00nmのシリコン酸化膜57をプラズマCVD法によ 30 示す工程断面図。 り堆積する。

【0063】次いで、図5(f)に示すように、シリコ ン酸化膜57の所望の位置にをWO3 膜53が露出する 窓を開口した後、基板を60℃の温水に浸漬してWO3 膜53を溶解除去し、空中配線構造を形成する。

【0064】本実施形態の製造方法によれば、ウエット エッチングによって、温水によるWO3 膜の除去、つま りウエットエッチングにWO3 膜 (ダミー膜) を除去し ているので、ラジカル酸素を用いたC膜(ダミー膜)の 除去に比べて、ダミー膜の除去にかかる時間を短縮する 40 ことができる。

【0065】なお、本発明は、上記実施形態に限定され るものではなく、その要旨を逸脱しない範囲で、種々変 形して実施することが可能である。

[0066]

【発明の効果】以上説明したように本発明によれば、被 処理膜上に、溶解液に溶解する溶解性薄膜及びマスク層 及び所望のパターンを有するパターンを順次形成し、マ スク層及び溶解性薄膜及び被処理膜のエッチングを順次 行うことによって、たとえ溶解性薄膜又は被処理膜中に 50 42…シリコン酸化膜

レジストパターンが無くなっても、マスク層が存在する ので被処理膜のエッチングを行うことができ、微細加工 が可能となる。

10

【0067】また、溶解性薄膜上に所望のパターンと反 転したパターンを有する反転パターン層を形成し、反転 パターン内にマスク材を埋め込み形成した後、反転パタ ーン層を除去することによっても、所望のパターンを有 するマスク層を形成することができ、上記と同様に微細 加工をを行うことができる。

【0068】そして、マスク層は溶解性薄膜上に形成さ れているので、溶解性薄膜を溶液を用いて除去すること によって、マスク層がリフトオフされるので、容易にマ スク層の除去を行うことができる。また、被処理薄膜の 下地がシリコン基板であっても、マスク層を除去する際 に下地のシリコン基板がエッチングされることがない。 【0069】溶解成膜を用いたダマシン配線を形成し、 配線形成後、溶解性薄膜を溶解除去して配線を空洞化す ることが可能となり、空中配線構造を容易に形成するこ とができる。

【0070】有機SOG膜上にシリコン酸化膜を形成 し、シリコン酸化膜上にレジストパターンの形成を行っ た後に、シリコン酸化膜及び有機SOG膜のエッチング を行い、シリコン酸化膜を溶解除去してレジストパター ンをリフトオフすることで、レジストパターンを除去す る際に有機SOG膜の表面を活性な酸素にさらすことが ないので、有機成分の除去による誘電率の増大を防止す ることができる。

【図面の簡単な説明】

【図1】第1実施形態に係わる半導体装置の製造工程を

【図2】 第2実施形態に係わる半導体装置の製造工程を 示す工程断面図。

【図3】第2実施形態に係わる半導体装置の製造工程を 示す工程断面図。

【図4】第3実施形態に係わる半導体装置の製造工程を 示す工程断面図。

【図5】第4実施形態に係わる半導体装置の製造工程を 示す工程断面図。

【符号の説明】

- 11…シリコン基板
 - 12…シリコン酸化膜
 - 13···WO₃ 膜
 - 14…Al2O3膜
 - 15…有機反射防止膜
 - 16…レジストパターン
 - 21···SOG膜
 - 22…レジストパターン
 - 23···Al₂O₃膜
 - 41···SOG膜

11

43…レジストパターン

51…絶縁膜

52…下層配線

53…WO₃ 膜

54…レジストパターン


55…プラグ電極


56…上層配線

57…シリコン酸化膜


【図1】

【図2】





【図5】



フロントページの続き

(72)発明者 早坂 伸夫

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 奥村 勝弥

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 小島 章弘

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 阿部 淳子

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72) 発明者 東 司

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72) 発明者 市之瀬 秀夫

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72) 発明者 水島 一郎

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

Fターム(参考) 5F004 AA04 DA00 DA01 DA16 DA23

DA26 DB00 DB03 DB13 DB14

EA03 EA05 EA22 EB01

5F043 AA31 AA40 BB22 BB30 GG02